آزمایشگاه معماری کامپیوتر

نیمسال دوم ۱۴۰۱

جلسه چهارم

طراحی ماشین حالت

زینب مقصود

ماشین حالت


Input
Combinational logic
Output
Present State
Next State
Sequential logic
clk
reset

لیست حساسیت

- ماشین میلی: خروجی های ماشین میلی تابعی از حالت (وضعیت) فعلی ماشین و کلیه‌ی ورودی های آن هستند.

- ماشین مور: خروجی های مور تابعی از فقط حالت (وضعیت) فعلی ماشین می‌باشند.



طراحی ماشین حالت

- برای طراحی ماشینهای حالت از Processها استفاده می‌شود. اگر مقدار سیگنالی که در Sensitivity listوجود دارد تغییر کند Processاجرا می‌شود.
- اگر Processمدل کننده‌ی یک بلوک ترکیبی است، تمام ورودیهای آن باید در Sensitivity listلحاظ شود.
- ماشینهای حالت در لبه‌های کلاک تغییر حالت می‌دهند، لذا کلاک باید در ورودی Sensitivity listوارد شود.
- علاوه بر این حالت درونی سیستم هم باید در یک متغیر داخلی نگهداری شود. برای نگهداری حالتها در خود VHDLمی‌توان Typeجدید تعریف کرد که در اینجا مثلا دو مقدار Aو Bنشان‌دهنده دو حالت از سیستم هستند:

$$\text{Type } state \text{ is } (A,B);$$

تعریف نوع جدید

- برای استفاده از Typeتعریف شده میتوان از آن Typeیک سیگنال یا متغیر تعریف کرد. سپس از دستورالعمل Caseروی سیگنال یا متغیر تعریف شده برای انشعاب به حالتهای سیستم استفاده میشود. واضح است که این دستورالعمل Caseبسته به اینکه ماشین حالت به صورت Mealyیا Mooreباید طراحی شود، در داخل Processتعریف میشود. به عنوان مثال:

```
Signal st : state;
Process (...)
Case st is
When A => ....
When B => ....
```

مدل هافمن

- برای طراحی مدارات باحافظه مدلی به نام مدل هافمن وجود دارد که قسمت ترکیبی مدار را از قسمتی ترتیبی آن جدا می‌کند.

- قسمت ترتیبی آن معمولاً با Processی که نسبت به سیگنال کلاک و resetحساس است نوشته می‌شود و قسمت ترکیبی آن در Processی که نسبت به حالتهای مدار حساس است نوشته می‌شود.

مثالی از ماشین حالت Moore و نحوه پیاده‌سازی آن



شکل ۱- نمونه‌ای از ماشین حالت Moore

مثالی از ماشین حالت Moore و نحوه پیاده‌سازی آن (ادامه)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity moore_machine is
port(
input : in std_logic ;
output : out std_logic_vector(1 downto 0);
clk : in std_logic
);
end moore_machine;

architecture Behavioral of moore_machine is
type state_t is (s0 , s1 , s2);
signal state : state_t := s0;
signal next_state : state_t := s0;
begin
```

مثالی از ماشین حالت Moore و نحوه پیاده‌سازی آن (ادامه)

```
CMB : process(state , input)
begin
case state is
when s0=>
if(input = '1') then
next_state <= s1;
else
next_state <= state ;
end if;
when s1=>
....
when s2=>
....
when others=>
next_state <= s0;
end case;
end process;
```

```
REG : process(clk)
begin
if(clk'event and clk = '1') then
state <= next_state;
end if;
end process;
output <= “00” when state = s0
else
“10” when state = s1 else
“11” when state = s2;
end Behavioral;
```

تکلیف شماره چهار

۱- مدار یک Sequence detectorبرای رشته‌ی " ۱۱۱۰ " را ابتدا به صورت Mealyو سپس Mooreطراحی کرده و آن را با استفاده از زبان VHDLطراحی کنید.

۲- مداری طراحی کنید که رخداد هر یک از دو رشته " ۱۰۱۱ " و " ۱۰۱۰ " را در ورودی تشخیص دهد.

۳- مدار روبه‌رو را طراحی کنید.